Meningkatkan Performansi Transistor Sebagai Saklar

Transistor sebagai saklar dapat digunakan dalam dua cara yaitu mode jenuh (saturation) dan mode tak jenuh. Dalam mode jenuh transistor berfungsi sebagai saklar yang tertutup pada saat sambungan basis-emiter diberi tegangan maju seperti gambar dibawah. Pada saat transistor dalam keadaan jenuh maka tegangan kolektor-emiter V_C-E(jenuh) adalah 0,1-0,2 Volt dan transistor sebagai piranti hubung singkat semu. Dalam mode tak jenuh maka transistor berfungsi sebagai saklar yang terbuka. Pada saat sambungan basis-emiter diberi tegangan balik arus kolektor tidak mengalir kecuali arus bocor. Pada saat mode tak jenuh tegangan kolektor-emiter V_C-E akan sebesar tegangan catu (V_CC).

Gambar Transistor Sebagai Saklar

Mode jenuh akan mengalami gangguan jika tunda propagasinya panjang. Gambar berikut menunjukan tanggapan tegangan keluaran kolektor V_C-E suatu transistor terhadap gelombang pulsa masukan ideal.

Gambar Waktu Tunda Propagasi

Dari gambar diatas dapat dilihat bahwa tegangan keluaran tidak langsung memberikan tanggapan terhadap gelombang masukan tetapi akan tampak adanya waktu tunda atau tunda propagasi. Ada dua jenis tunda propagasi pada transistor yaitu tunda propagasi rendah ke tinggi (t_on) akan tampak jika masukan positif step mengubah cut off transistor menjadi on sehingga menghasilkan keluaran negatif step seperti pada gambar 4 tunda propagasi dari tinggi ke rendah (t_off) akan mulai jika transistor jenuh dimatikan. Nilai t_off lebih besar dibandingkan t_on karena transistor jenuh memerlukan waktu yang lebih lama untuk mencapai cut off dibandingkan transistor on mencapai keadaan jenuh. Waktu tunda ini akan memperlambat waktu pensaklaran. Ada beberapa cara untuk mempertinggi kecepatan pensaklaran yaitu:

Pemasangan kapasitor pemercepat dapat dihubungkan paralel dengan resistor basis, seperti pada gambar berikut.

Gambar Penggunaan Kapasitor Pemercepat CS

Pemasangan dioda penjepit (clamping diode) D1 dipasang antara terminal basis dan kolektor seperti gambar dibawah. Pada saat transistor jenuh tegangan kolektor V_C-E(jenuh) = 0,2 Volt lebih kecil dibandingan tegangan dasar 0,7 Volt. Jika hal ini terjadi D1 akan mengambil arus dari basis dan mencegah transistor agar tidak jenuh.

Gambar Penggunaan Dioda Pemercepat

Memperkecil pengaruh stray capasitance C_s. Efek C_s dapat dikurangi dengan memperbaiki tata letak dan miniaturisasi yang merupakan hal penting dalam pengemasan IC. Efek stray capasitance dapat dikurang dengan menggunakan totem pole arrangement seperti pada gambar berikut.

Gambar Rangkaian Totem Pole

Artikel Terkait "Meningkatkan Performansi Transistor Sebagai Saklar"

Karena ilmu itu adalah cahaya yang selalu menerangi setiap kehidupan kita. Diperbolehkan meng-copy tulisan di blog ini dengan tetap menjaga amanah ilmiyah & mencantumkan URL Link alamat blog ini. Dan mohon koreksi apabila terdapat kesalahan dalam penyampaian materi. Semoga artikel "Meningkatkan Performansi Transistor Sebagai Saklar" memberikan manfaat. Terima kasih

Like Untuk Ikuti Perkembangan Materi Elektronika