Data Flip-Flop (D-Flip-Flop)

Sunday, June 23rd 2013. | Teori Elektronika

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.

Gambar Rangkaian Dasar D Flip-Flop

D Flip-Flop,D latch,data flip-flop,teori d ff,eori data flip-flop,fungsi data flip-flop,dasar data flip flop,pengertian data flip flop

Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.

Gambar Data Flip-FLop Dengan Enable/Clock

D flipflop clock,d flip flop enable,data flip flop dengan clock,data flip-flop tanpa clock,fungsi clock d flip flop,tabel kebenaran d flip flop

Gambar diatas memperlihatkan Data flip-flop yang dilengkapi denganmasukan enable/clock. Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop. Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut.

  1. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.
  2. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit.

Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.

Tabel Kebenaran Data Flip-Flop

Clock/Enable

D

Q

Q

Keterangan

1

0

0

1

Reset Q ke 0

1

1

1

0

Set Q ke 1

0

0

1

0

Menahan kondisi Q terakhir

0

1

1

0

Menahan kondisi Q terakhir

Dari tabel kebenaran diatas terlihat bahwa Data flip-flop merupakan dasar dari pembuatan memori digital 1 bit. Data Flip-flop sering juga disebut sebagai D-latch.

Karena ilmu itu adalah cahaya yang selalu menerangi setiap kehidupan kita. Diperbolehkan meng-copy tulisan di blog ini dengan tetap menjaga amanah ilmiyah & mencantumkan URL Link alamat blog ini. Dan mohon koreksi apabila terdapat kesalahan dalam penyampaian materi. Semoga artikel "Data Flip-Flop (D-Flip-Flop)" memberikan manfaat. Terima kasih

Berbagi Artikel "Data Flip-Flop (D-Flip-Flop)":

Buat Pesan Untuk Artikel "Data Flip-Flop (D-Flip-Flop)"

Be nice, Keep it clean, Stay on topic and No spam.
5+7= (Plus)